La memoria de un computador tiene una organización jerárquica. Una de las memorias que proveen mejores performances al sistema computador es la memoria caché, aqui una descripcion de su funcionamiento.
1
En las memorias de Acceso Aleatorio. Que es el tiempo de latencia?. Puede seleccionar mas de una.
Choose one or more answers
a
Tiempo de acceso y algún tiempo más que se requiere antes de que pueda iniciarse un segundo acceso a memoria.
b
Tiempo que transcurre desde el instante en el que se presenta una dirección a la memoria hasta que el dato, o ha sido memorizado, o está disponible para su uso
c
Es el tiempo que tarda en realizarse una operación de escritura o de lectura
d
Tiempo desde que se pueden transferir datos a, o desde, una unidad de memoria.
2
Una memoria no borrable es necesariamente no volátil.
3
Cuales son las restricciones de diseño de la memoria de un computador?
Choose one or more answers
a
Capacidad
b
Volatilidad
c
Rapidéz
d
Tiempo de retención de la información.
4
A mayor capacidad, mayor tiempo de acceso.
5
A la figura se le conoce como:...........?
a
Organización de memoria en una Computadora
b
Pirámide de memoria
c
Jerarquía de memoria
d
Organización de memoria
6
La gráfica muestra las prestaciones de una memoria de dos niveles. Que significa en punto (0,T1+T2).
7
Es un dispositivo para escalonar las transferencias de datos entre memoria principal y los registros del procesador a fin de mejorar las prestaciones.
a
Memoria caché
b
Memoria RAM
c
Memoria interna
d
Memoria Externa
8
Cuando un bloque de datos es capturado por la caché para satisfacer una referencia a memoria simple, es probable que se hagan referencias futuras a la misma posición de memoria.
a
La estructura de un sistema de memoria caché/principal
b
Localidad de las referencias
c
La caché contiene una copia de partes de la memoria principal
d
Bloque de memoria
9
Cuando la dirección deseada se carga en el bus del sistema y el dato es llevado, a través del buffer de datos, tanto a la caché como al procesador?
a
Cuando ocurre un fallo en la caché
b
Cuando ocurre un acierto en la caché
c
Cuando la caché se interpone físicamente entre el procesador.
d
Cuando es necesario leer la memoria RAM.
10
Cuál es la estructura de caché asociativa por conjuntos
a
Etiqueta, Conjunto y Palabra.
b
Etiqueta, Linea y Palabra.
c
Etiqueta, Linea y Conjunto
d
Etiqueta, Conjunto y Linea
11
En correspondencia directa. Como se identifica cada palabra dentro de un bloque de memoria principal?
a
Con los bits menos significativos de la dirección de memoria
b
Con los bits más significativos de la dirección de memoria
c
Con los bits de linea (r)
d
Los bits S
12
En la correspondencia directa. Cuales son los campos en los que se divide la dirección de memoria principal?
a
Etiqueta, bloque y palabra
b
Etiqueta, bloque y linea
c
Etiqueta, Linea y Palabra.
d
Etiqueta, Linea y Bloque
e
Etiqueta, bloque y palabra
f
Etiqueta, bloque y linea
13
Por qué la correspondencia asociativa supera la desventaja de la directa?
a
Cada linea de memoria principal pueda cargarse en cualquier bloque de la caché
b
Es má rápida ya que el procesador accesa con menores tiempos de latencia.
c
Cada bloque de memoria principal pueda cargarse en cualquier línea de la caché.
d
La memoria caché de correspondencia asociativa mapea de manera más eficiente los datos en los registros del microprocesador.
14
El algoritmo denominado “utilizado menos recientemente” (LRU, least-recently used). Elija las propocisiones que considere verdaderas.
a
Es un algoritmo de sustitución de datos en memoria principal
b
Es un algoritmo de sustitución de datos en memoria caché.
c
Es el más efectivo
d
Es el más utilizado en la correspondencia directa.
Feedback
1
Es uno de los tres parámetros de medida de prestaciones, juntoaa Capacidad y sus prestaciones.
2
Las memorias semiconductoras pueden ser volátiles o no volátiles. Las memorias no borrables no pueden modificarse, salvo que se destruya la unidad de almacenamiento. Las memorias semiconductoras de este tipo se conocen por el nombre de memorias de solo lectura (ROM, Read Only Memory)
3
La cuestión del tamaño es un tema siempre abierto. Si se consigue hasta una cierta capacidad, probablemente se desarrollarán aplicaciones que la utilicen. La cuestión de la rapidez es, en cierto sentido, fácil de responder. Para conseguir las prestaciones óptimas, la memoria debe seguir al procesador. Es decir, cuando el procesador ejecuta instrucciones, no es deseable que tenga que detenerse a la espera de instrucciones o de operandos
4
Como es de esperar, existe un compromiso entre las tres características clave de coste, capacidad, y tiempo de acceso. En un momento dado, se emplean diversas tecnologías para realizar los sistemas de memoria.
5
La respuesta a este dilema es no contar con un solo componente de memoria, sino emplear una jerarquía de memoria
6
En el curso de la ejecución de un programa, las referencias a memoria por parte del procesador, tanto para instrucciones como para datos, tienden a estar agrupadas. Los programas normalmente contienen un número de bucles iterativos y subrutinas. Cada vez que se entra en un bucle o una subrutina, hay repetidas referencias a un pequeño conjunto de instrucciones
7
Un procesador suele contener unas cuantas docenas de tales registros, aunque algunas máquinas contienen cientos de ellos. Descendiendo dos niveles, la memoria principal es el principal sistema de memoria interna del computador. Cada posición de memoria principal tiene una única dirección. La memoria principal es normalmente ampliada con una caché, que es más pequeña y rápida. La caché no suele estar visible al programador, y realmente tampoco al procesador. Es un dispositivo para escalonar las transferencias de datos entre memoria principal y los registros del procesador a fin de mejorar las prestaciones.
8
Cuando el procesador intenta leer una palabra de memoria, se hace una comprobación para determinar si la palabra está en la caché. Si es así, se entrega dicha palabra al procesador. Si no, un bloque de memoria principal, consistente en un cierto número de palabras, se transfiere a la caché y después la palabra es entregada al procesador
9
Cuando ocurre un acierto de caché, los buffers de datos y de direcciones se inhabilitan, y la comunicación tiene lugar solo entre procesador y caché, sin tráfico en el bus. Cuando ocurre un fallo de caché, la dirección deseada se carga en el bus del sistema y el dato es llevado, a través del buffer de datos, tanto a la caché como al procesador